Zentinel
Beschleunigung durch Transistoren-Verkleinerungen erreicht bei 16-Nanometer-Architektur ein Ende | Derzeit bei 90 Nanometern | Neue Materialien wie Metall und Kohlenstoff gefordert. Die Prozessorentwicklung nach dem Mooreschen Gesetz wird laut einer Intel-Studie in spätestens zwanzig Jahren ihr Ende finden.
Demnach sollen im Jahr 2018 Chips mit 16-Nanometer-Architekturen gefertigt werden, danach sollen noch maximal ein bis zwei weitere Transistoren-Verkleinerungen möglich sein, bis die Methode endgültig an ihre Grenzen stößt.
Das Mooresche Gesetz von Intel-Gründer Gordon Moore besagt, dass sich die Anzahl der Transistoren auf einer gegebenen Fläche Silizium etwa alle zwei Jahre verdoppelt.
Spontane Spannungsverluste
Konnten bisher noch mit der Schrumpfung der Transistoren die Geschwindigkeit erhöht und gleichzeitig die Kosten reduziert werden, stehen die Entwickler nun vor der Herausforderung, neue Methoden zu finden.
Denn schon jetzt sind die Bauelemente nur wenige Atome groß und die Wahrscheinlichkeit spontaner Spannungsverluste [Tunneling-Effekt] steigt mit der weiteren Miniaturisierung.
Dabei gilt Heisenbergs Prinzip, nach dem die Unschärfe umso größer ist, je kleiner die Masse eines Teilchens ist. Da die Position der Elektronen nicht mehr genau bestimmt werden kann, scheidet die Schrumpfung wegen der Unzuverlässigkeit aus.
Derzeit bei 90-Nanometer-Architektur
Die Intel-Forscher gehen davon aus, dass diese Schwierigkeiten ab einer Gate-Größe von fünf Nanometern, die in 16-Nanometer-Architekturen erreicht wird, überhand nehmen werden.
Derzeit werden die Chips in 90-Nanometer-Architektur [Codename Prescott] bei einer Gate-Größe von 37 Nanometern hergestellt.
Nach den Plänen der Hersteller sollen Chips mit fünf Nanometern nicht vor 2018 oder 2019 hergestellt werden.
Quelle & mehr Infos: Futurezone (http://futurezone.orf.at/futurezone.orf?read=detail&id=202072&tmp=88613)
Demnach sollen im Jahr 2018 Chips mit 16-Nanometer-Architekturen gefertigt werden, danach sollen noch maximal ein bis zwei weitere Transistoren-Verkleinerungen möglich sein, bis die Methode endgültig an ihre Grenzen stößt.
Das Mooresche Gesetz von Intel-Gründer Gordon Moore besagt, dass sich die Anzahl der Transistoren auf einer gegebenen Fläche Silizium etwa alle zwei Jahre verdoppelt.
Spontane Spannungsverluste
Konnten bisher noch mit der Schrumpfung der Transistoren die Geschwindigkeit erhöht und gleichzeitig die Kosten reduziert werden, stehen die Entwickler nun vor der Herausforderung, neue Methoden zu finden.
Denn schon jetzt sind die Bauelemente nur wenige Atome groß und die Wahrscheinlichkeit spontaner Spannungsverluste [Tunneling-Effekt] steigt mit der weiteren Miniaturisierung.
Dabei gilt Heisenbergs Prinzip, nach dem die Unschärfe umso größer ist, je kleiner die Masse eines Teilchens ist. Da die Position der Elektronen nicht mehr genau bestimmt werden kann, scheidet die Schrumpfung wegen der Unzuverlässigkeit aus.
Derzeit bei 90-Nanometer-Architektur
Die Intel-Forscher gehen davon aus, dass diese Schwierigkeiten ab einer Gate-Größe von fünf Nanometern, die in 16-Nanometer-Architekturen erreicht wird, überhand nehmen werden.
Derzeit werden die Chips in 90-Nanometer-Architektur [Codename Prescott] bei einer Gate-Größe von 37 Nanometern hergestellt.
Nach den Plänen der Hersteller sollen Chips mit fünf Nanometern nicht vor 2018 oder 2019 hergestellt werden.
Quelle & mehr Infos: Futurezone (http://futurezone.orf.at/futurezone.orf?read=detail&id=202072&tmp=88613)